FUJI(富士)模块全系列-亿配芯城全系列-亿配芯城-台积电不断提升高密度3D小芯片堆叠技术产量
你的位置:FUJI(富士)模块全系列-亿配芯城全系列-亿配芯城 > 芯片资讯 > 台积电不断提升高密度3D小芯片堆叠技术产量
台积电不断提升高密度3D小芯片堆叠技术产量
发布日期:2024-03-27 08:05     点击次数:177

11月21日,据报道,台积电计划明年将Soic的月产能从约1900片提高到3000多片。台积电正在积极扩大其先进的包装技术产能,以满足日益增长的Cowos需求,并进一步提高Soic(系统集成单芯片)的产量

通过Chip,SoIC是台积电特有的高密度3D小芯片堆叠技术 on Wafer(CoW)多晶圆堆叠包装技术(WoW)包装技术可以集成不同尺寸、功能和节点的颗粒。该技术已进入竹南六厂(AP6)的批量生产阶段。虽然该技术刚刚起步,但预计到2027年,其月产能将提高到7000多件。

台积电不断提升高密度3D小芯片堆叠技术产量.png

业界透露,在客户方面,AMD MI300是SoIC与CoWoS技术相匹配的首发大客户。此外,台积电的大客户苹果也对Soic产生了浓厚的兴趣,计划使用Soic与Hybrid相匹配 molding(热塑碳纤板复合成型技术)。目前,苹果正在进行小规模试产,预计将于2025年至2026年投入量产,并应用于Mac、iPad等产品。

台积电对SOIC技术的积极扩张主要来自于对人工智能市场和苹果强劲需求的响应。随着科学技术的快速发展,人工智能技术的普及和苹果等领先电子产品的不断创新,对先进包装技术的需求也在增长。为了满足这一需求,台积电正在努力提高其先进包装技术的生产能力。

一般来说,台积电正在积极扩大其先进包装技术的生产能力,以满足市场的强劲需求。随着人工智能市场的扩大和苹果等公司创新的加快,台积电的举措将在未来的半导体包装市场保持领先地位。

电子元器件商城.jpg