芯片资讯
你的位置：FUJI(富士)模块全系列-亿配芯城全系列-亿配芯城 > 芯片资讯 > 英特尔发布新的晶体管设计堆叠式架构
英特尔发布新的晶体管设计堆叠式架构
- 发布日期：2024-04-27 08:19 点击次数：183
5月24日消息，据 ITF World 2023 会议报告，英特尔技术开发总经理 Ann Kelleher 介绍了英特尔在关键领域的最新进展。其中之一便是介绍英特尔未来将采用的堆叠式 CFET 晶体管架构。这是英特尔首次向公众介绍这种新型晶体管设计。
英特尔的 GAA 设计堆叠式 CFET 晶体管架构是在 imec 的帮助下开发的，旨在增加晶体管密度。该设计通过将 n 和 p 两种 MOSFET 器件相互堆叠在一起，FUJI(富士)模块-亿配芯城 并允许堆叠 8 个纳米片（比RibbonFET 使用的 4 个纳米片多一倍）来实现更高的密度。
目前，英特尔正在研究两种类型的 CFET，包括单片式和顺序式，但尚未确定最终采用哪一种。未来应该会有更多细节信息公布。
相关资讯
- 创新应用将风生水起 英特尔：5G商业化冲刺开始2024-09-16
- 英特尔新增10亿美元投资，明年10nm量产！2024-09-01
- 微软选择Xilinx而非英特尔为数据中心提供FPGA2024-08-31
- 贸泽电子与Phoenix Contact发布电子书:连接器设计及发展工业物联重要性2024-08-12
- 英特尔将在中国成立视频事业部，专注视频技术优化诉求2024-06-02
- 腾讯：已发布三款自研AI推理芯片,可视频处理与高性能网络场景2024-05-11